PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-014144

(43) Date of publication of application: 20.01.1992

(51)Int.Cl.

G06F 9/45

(21)Application number: 02-117860

(71)Applicant : FUJITSU LTD

(22)Date of filing:

08.05.1990 (72)Inventor


(72)Inventor: SAGARA TAKESHI

KOSUGE TAKESHI

(54) COMPILING PROCESSING METHOD

(57)Abstract:

PURPOSE: To improve the developing efficiency of a compiler by using a 2-step skelton to separate an architecture reliance part from the procedure of a meaning analysis processing of the compiler and transforming the architecture reliance part into a table. CONSTITUTION: The meaning analysis/optimization processing is carried out with the input of a source program 11 and a general-purpose intermediate language 15 is generated. Then an intermediate language 16 reliant on the computer architecture is generated from the language 15 in the architecture reliance processing 22 based on an intermediate language skelton table 12. The language 16 is optimized in the intermediate language optimization processing 23 for output of an optimized intermediate language 17. Then an object program 18 is generated in the code generation processing 24 with use of a code generating skelton table 13. Thus an architecture reliance part is separated from a procedure by means of a 2-step skelton and the compiler developing efficiency is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑲ 日本国特許庁(JP)

① 特許出願公開

@ 公 開 特 許 公 報 (A) 平4-14144

識別記号

庁内整理番号

43公開 平成 4年(1992) 1月20日

G 06 F 9/45

8724-5B G 06 F 9/44

322 E

審査請求 未請求 請求項の数 1 (全7頁)

9発明の名称 コンパイル処理方法

②特 願 平2-117860

20出 願 平2(1990)5月8日

 雄 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発明者 小 菅

神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

神奈川県川崎市中原区上小田中1015番地

四代 理 人 弁理士 小笠原 吉義 外2名

明細書

1. 発明の名称

コンパイル処理方法

2. 特許請求の範囲

原始プログラム (11) の意味解析および最適化処理を行った結果の中間 (16) から、目的プログラム (18) の対象となる計算機アーキテクチャに応じてあらかじめ用意されたコード生成用スケルトンテーブル (13) を使用して、出力するコードを決定するコード生成処理過程 (24) を備えたデータ処理装置 (10) におけるコンパイル処理方法において、

計算機アーキテクチャに依存しない汎用的な意味解析を行い、原始プログラムから汎用中間言を 生成する意味解析処理過程(20)と、

汎用中間含と計算機アーキテクチャに応じた中間含との対応情報が格納された中間含用スケルトンテーブル(12)を使用し、汎用中間含を計算機アーキテクチャに依存した中間含に変換するアーキ

テクチャ依存処理過程(22)とを備え、

意味解析およびコード生成の双方でテーブルを 用いたスケルトン展開を行うことを特徴とするコ ンパイル処理方法。

3. 発明の詳細な説明

(概要)

COBOLコンパイラやFORTRANコンパイラなどのデータ処理装置におけるコンパイル処理方法に関し

コンパイラにおける意味解析処理の手続き中から、アーキテクチャ依存部分を分離し、テーブル化することにより、コンパイラの開発効率を向上させることを目的とし、

計算機アーキテクチャに依存しない汎用的な意味解析を行い、原始プログラムから汎用中間言を生成する意味解析処理過程と、汎用中間言と計算機アーキテクチャに応じた中間含との対応情報が格納された中間貧用スケルトンテーブルを使用し、汎用中間含を計算機アーキテクチャに依存した中

間目に変換するアーキテクチャ依存処理過程とを 備え、意味解析およびコード生成の双方でテープ ルを用いたスケルトン展開を行うように構成する。

〔産業上の利用分野〕

本発明は、COBOLコンパイラやPORTRANコンパイラなどのデータ処理装置におけるコンパイル処理方法に関する。

〔従来の技術〕

第6図は従来技術の例を示す。

第6図において、11はコンパイル対象となる 原始プログラム、13はアーキテクチャに依存し たコード生成に使用されるコード生成用スケルト ンテーブル、16は意味解析結果の中間的なテキ ストである中間含、17は最適化中間含、18は コンパイル結果の目的プログラム、60は意味解 析処理、61は最適化処理、62はコード生成処 理を表す。

COBOLの原始プログラム11を翻訳する場

する.

目的プログラム18におけるPACK命令は、外部10進(ゾーン形式)を内部10進(バック形式)に変換する命令、AP命令は、内部10進を加算する命令、UNPK命令は、内部10進を外部10進に変換する命令である。中間言16における一時域のT3は、目的プログラム18では一時域のT2に重ねられている。

世来技術では、コード生成処理62の中で、アーキテクチャに依存したコード生成を行うためのコード生成用スケルトンテーブルi3が用いられていたが、意味解析処理60では、アーキテクチャに依存した部分を処理するための手続きが、意味解析の処理の中に混在していた。

(発明が解決しようとする課題)

世来技術では、例えば第6図に示すように、コンパイラの意味解析処理60部分で、計算機アーキテクチャに依存した中間 16を出力し、コード生成処理62部分では、その中間 116または

合を例にして、従来技術を説明する。

意味解析処理60では、原始プログラム11を 入力し、その意味解析を行って、中間貫16を出 力する。ここでは、外部10進で定義された変数 B. Cを、内部10進に変換し、それについて内 部10進加算命令を用いて加算する中間賃16を 生成している。

最適化処理61では、中間含16についての実行論理の変更や不要な手続きの削除などの最適化を行い、その結果を最適化中間含17として出力する。

コード生成処理62では、コード生成用スケルトンテーブル13を用いて最適化中間貫17から目的プログラム18を生成する処理を行う。コード生成用スケルトンテーブル13は、ターゲットとなる計算機アーキテクチャに依存したコードの形式をテーブルとして持つものである。コード生成処理62において、最適化中間貫17の中間13を検索することにより、出力するコードを決定

最適化中間 1 1 7 とコード生成用スケルトンテーブル 1 3 とをもとにして、生成するコードを決定していた。

これは、対象となるアーキテクチャにおいて、 高性能なオブジェクトを生成するために、中間言 16の出力元である意味解析処理60部分で、計 算機アーキテクチャを意識しなければならなかっ たためである。しかし、意味解析処理60部分に アーキテクチャに依存した処理を混在させると、 対象アーキテクチャが変更になるごとに、意味解 折の手続きを変更する必要が生じ、開発効率が悪 くなるという問題がある。

本発明は上記問題点の解決を図り、コンパィラにおける意味解析処理の手続き中から、アーキテクチャ依存部分を分離し、テーブル化することにより、コンパイラの開発効率を向上させることを目的としている。

(課題を解決するための手段)

第1図は本発明の原理説明図である。

第1図において、10はCPUおよびメモリなどからなるデータ処理装置、11はコンパイル対象となる原始プログラム、12はアーキテクチャに依存した中間言の生成に使用される中間言用スケルトンテーブル、13はアーキテクチャに成ケルトンテーブル、14はアーキテクチャに成依存した中間言、15は最適化で一キテクチャに応じた中間言、15は最適化されたテクチャに応じた中間言、17は最適化されたログラム、20は意味解析処理、21は汎用中間言最適化処理、21は汎用中間言最適化処理、23は中間言最適化処理、24はコード生成処理を表す。

意味解析処理20では、原始プログラム11を 入力して、所定の文法に従った意味解析を行い、 アーキテクチャに依存しない汎用中間含14を出 力する。汎用中間含量適化処理21では、必要に 応じて汎用中間含14に対する最適化のための変

本発明では、さらに汎用中間含14または最適化汎用中間含15から、アーキテクチャに依存した中間含16を切り分ける中間含用スケルトンテーブル12が設けられ、これによって、意味解析処理20の本体部分と、アーキテクチャ依存処理22とを分離させる。

(作用)

アーキテクチャ間の相違点を吸収する箇所をテーブル化して、意味解析と分離する。そして、意味解析処理20では、意味解析だけに做し、各アーキテクチャに対して汎用的な中間言を出力する。

アーキテクチャ依存処理22では、意味解析処理20、汎用中間含量適化処理21が出力した汎用中間含14または最適化汎用中間含15をもとに、中間含用スケルトンテーブル12を参照することにより、汎用中間含14または最適化汎用中間含15を、従来のアーキテクチャに依存した中間含16に変換する処理を行う。

中間倉用スケルトンテーブル12は,アーキテ

更を行い、その結果を展適化汎用中間含15として出力する。

アーキテクチャ依存処理22は、従来の意味解析に関係するアーキテクチャに依存した処理を行う部分で、ここで中間官用スケルトンテーブル12を用いることにより、最適化汎用中間言15から計算機アーキテクチャに依存した中間言16を 中成する、

中間言最適化処理23では、中間官16についての実行論理の変更や不要な手続きの削除などの 最適化を行い、最適化中間官17を出力する。

コード生成処理24では、コード生成用スケルトンテーブル13を用いて、最適化中間含17から機械語命令列などからなる目的プログラム18を生成する。

コード生成用スケルトンテーブル13は、アーキテクチャに依存した中間 116または最適化中間 117をもとに、アーキテクチャに合致したオブジェクトコードを生成するためのテーブルで、 従来から用いられていたものである。

クチャに依存するため、アーキテクチャが変更となるごとに変更が必要になるが、アーキテクチャに依存した部分が手続き部分に入らないため、意味解析処理20を各アーキテクチャで共通化することができる。したがって、コンパイラの効率的な開発が可能になり、保守性も向上する。

(実施例)

第2図は本発明の一実施例による展開例, 第3 図ないし第5図は本発明の一実施例で用いる中間 含用スケルトンテーブルの構成例を示す。

以下、COBOLのコンパイラについての例を 説明するが、他の計算機 言語についても同様に本 発明を適用することが可能である。

っていない。

原始プログラム11中では、変数A、B、Cが外部10進で定義されているが、内部では必ずしも外部10進である必要はない。どのデータ属性で扱えば高速なオブジェクトになるかは、対象となる計算機アーキテクチャに依存する。そこで、アーキテクチャ依存最適化により、例えば変数A、B、Cの属性を内部10進とすることが決まると、その条件に応じて汎用中間書14を中間書16にスケルトン展開する。

「ADDP-1 A.B.C」は、内部10進の変数Bと変数Cを加算して、結果を内部10進の変数Aに代入することを示す中間目16である。

第2図に示す目的プログラム18は、中間書16にもとづいて、最終的に出力されたオブジェクトコードであり、「AP A.B.C」は、BとCとを足し、Aに代入する処理を実行する内部10進の加算命令である。変数Aの属性が、内部10進に変更されたため、1つのAP命令だけで手続きが完了している。

2 進同士を加算する。

- (c) C V Z B2 進を外部10 進に変換する。
- (d) C V P B 2 進を内部 1 0 進に変換する。
- (e) ADDP内部10進同士を加算する。
- (f) C V Z P内部 1 0 進を外部 1 0 進に変換する。
- (g) ADDZ

外部10進嗣士を加算する。

スケルトンテーブル本体の他に、Xアーキテクチャの場合、第4図(イ)に示す条件識別テーブルと、第4図(ロ)に示す取出しピットテーブルとが用意される。一方、Yアーキテクチャの場合、第5図(イ)に示す条件識別テーブルと、第5図(ロ)に示す取出しピットテーブルとが用意される。

各条件識別テーブルにおけるB!Nは、演算が 2 進モードになる条件、PACKは、演算が内部 次に、Xという計算機アーキテクチャと、Yという計算機アーキテクチャの2種類のアーキテクチャをサポートする場合を例に、第1図に示す中間言用スケルトンテーブル12の構成について説明する。

例えば、第3図(イ)に示す汎用中間含14について、アーキテクチャに依存した中間含を生成するものとする。なお、変数の属性は、それぞれAは外部10進、Bは内部10進、Cは2進で定義されているとする。

このテーブル本体における中間目は、それぞれ 次のような意味を持っている。

- (a) CVBP内部10進を2進に変換する。
- (b) ADDB

10進モードになる条件、20NEは、演算が外部10進モードになる条件であり、条件識別テーブルには、アーキテクチャに応じて決定する演算モードの条件が記述されている。

取出しピットテーブルには、条件識別テーブルにより決定された演算モードに対して、スケルトンテーブル本体から、どの中間書を取り出すべきかの情報が記述されている。取出しピットテーブルにおける値が"0"ならば、取出しを行わず、"1"ならば取出しを行うことを示している。

取出しビットテーブルの上欄に表した数字と、 スケルトンテーブル本体の左側に表した数字とが 対応している。

アーキテクチャ依存処理の手順は、各アーキテクチャに共通であり、以下のとおりである。

- (1) 条件 職別テーブルを参照し、どの演算モードでの処理が妥当かを判断する。
- (2) その後、決定した演算モード用の取出しビットテーブルを参照し、出力する中間書を第3図(ロ)または(ハ)に示すスケルトンテーブル

本体から取り出す。

この例の場合、Xアーキテクチャでは、外部10進の機械語命令があり、Yアーキテクチャでは、外部10進の機械語命令はない。XアーキテクチャとYアーキテクチャとでは、条件機別テーブルの内容が異なり、特にYアーキテクチャで外部10進の演算モードが選択されることはないため、外部10進となるモード(ZONE)の条件は存在しない。そのため、取出しピットテーブルのZONEモード用のテーブルには、第5図(ロ)に示すように値が"0"以外は設定されない。

Xアーキテクチャの場合、第3図(イ)に示すような汎用中間書14に対して、第4図(イ)に示す条件識別テーブルによる条件判定を行い、各済算モードに応じて、次のような中間含を出力する。

- (a) 演算モードが2進(BIN)の場合
- 第3図(ロ)に示す1番から3番までの中間含を出力する。
- (b) 演算モードが内部10進(PACK)の場合

る.

以上のように、各アーキテクチャごとに、実際には、意味解析結果の中間含が違うことになるが、中間含用スケルトンテーブルで、その違いを吸収することができる。なお、第1図に示す中間含16を生成した後の中間含最適化処理23およびコード生成処理24の処理は、従来と同様でよいので、その詳しい説明を省略する。

(発明の効果)

以上説明したように、本発明によれば、2段スケルトンを使用することにより、アーキテクチャに依存した部分を手続きから分離することができ、特に多数のアーキテクチャに対する開発効率が向上する。また、アーキテクチャ依存部分のテーブル化によって保守性も向上し、信頼性が高くなる。

4. 図面の簡単な説明

第1図は本発明の原理説明図.

第2図は本発明の一実施例による展開例.

第3図(ロ)に示す4番から6番までの中間含を出力する。

(c) 演算モードが外部10 進(20NE) の場合 第3図(ロ)に示す7番から9番までの中間書 を出力する。

一方、Yアーキテクチャの場合、第3図(イ)に示すような汎用中間含14に対して、第5図(イ)に示す条件機別テーブルによる条件判定を行い、各演算モードに応じて、次のような中間言を出力する。

(a) 演算モードが2 進 (BIN) の場合

第3図(ハ)に示す1番から4番までの中間含を出力する。

(b) 演算モードが内部 1 0 進 (P A C K) の場合 第 3 図 (ハ) に示す 5 番から 7 番までの中間 含 を出力する。


Yアーキテクチャでは、Xアーキテクチャとは 異なり、直接、2 進を外部 1 0 進に変換する命令 がないため、一旦、内部 1·0 進を経由する処理 (C V P B、C V Z P) の追加が必要になってい

第3図ないし第5図は本発明の一実施例で用いる中間質用スケルトンテーブルの構成例。


第6図は従来技術の例を示す。

図中、10はデータ処理装置、11は原始プログラム、12は中間宮用スケルトンテーブル、13はコード生成用スケルトンテーブル、14は汎用中間書、15は最適化汎用中間書、16は中間書、17は最適化中間書、18は目的プログラム、20は意味解析処理、21は汎用中間書最適化処理、22はアーキテクチャ依存処理、23は中間

特許出願人 富士通妹式会社 代理 人 弁理士 小笠原吉羲(外2名)



本 発 明 の 原 理 説 明 図 第 1 図



ー 実 施 例 の 展 開 例 第 2 図

		汎用	9中間官 / 14	4
#ADD	A, B,	С	(A:外部10進,	B:内部10進, C:2進)
			(1)	

<u>スケ/</u>	レトンテープ	ル本体(X アーキ)
ı	CVBP	T1, B
2	ADDB	T2, T1, C
3	CVZB	A, T2
4	CVPB	T1, C
5	ADDP	T 2, B, T 1
6	CVZP	A, T2
7	CVZP	T1, B

T 2, C

(0)

A, T1, T2

CVZB

ADDZ

スケ	レトンテーブ	/ル本体(Y アーキ)
1	CVBP	Т1, В
2	ADDB	T2, T1, C
3	CVPB	т3, т2 -
4	CVZP	A, T3
5	CVPB	т 1, С
6	ADDP	T2, B, T1
7	CVZP	A, T2
	(<i>/</i> \)

中間 宮明スケルトンテーブルの構成例 第 3 図

条件識別テーブル (X アーキ)

BIN	2 道(B I N)モードになる 条件
PACK	内部 1 0 進(PACK)モー ドになる条件
ZONE	外郎10道 (ZONE) モードになる条件
	(1)

取出しビットテーブル (X アーキ)

	1	2	3	4	5	6	7	8	9
BIN	1	1	1	0	0	0	0	0	ò
PACK	0	O	0	1	1	1	0,	0	0
ZONE	0	0	0	0	0	0	1	1	1
(a)									

中間言用スケルトンテーブルの構成例 第 4 図

特開平4-14144(7)


条件識別テーブル (Yアーキ)

BIN	2 遠 (B I N) モードになる 条件
PACK	内部10道 (PACK) モー ドになる条件
	(1)

取出しピットテーブル (Yアーキ)

	1	2	3	4	5	6	7
BIN	1	1	1	1	0	0	0
PACK	0	0	0	0	1	1	1
ZONE	0	0	0	0	0	0	0
(0)							

中間言用スケルトンテーブルの構成例 第 5 図



従来技術の例 第6図